10/073657

# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/014208

International filing date:

03 August 2005 (03.08.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2004-237208

Filing date:

17 August 2004 (17.08.2004)

Date of receipt at the International Bureau: 15 September 2005 (15.09.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2004年 8月17日

出 願 番 号 Application Number:

特願2004-237208

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号 '

JP2004-237208

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出 願 人

ローム株式会社

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 8月31日





【書類名】 特許願 【整理番号】 PR4-00276 【提出日】 平成16年 8月17日 【あて先】 特許庁長官殿 【国際特許分類】 HOIL 21/76 【発明者】 京都市右京区西院溝崎町21番地 ローム株式会社内 【住所又は居所】 【氏名】 山中 貴光 【特許出願人】 【識別番号】 000116024 【氏名又は名称】 ローム株式会社 【代理人】 【識別番号】 100087701 【弁理士】 【氏名又は名称】 稲岡 耕作 【選任した代理人】 【識別番号】 100101328 【弁理士】 【氏名又は名称】 川崎 実夫 【手数料の表示】 【予納台帳番号】 011028 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 【物件名】 図面 【物件名】 要約書 1

【包括委任状番号】

0402732

# 【書類名】特許請求の範囲

# 【請求項1】

半導体基板上の第1領域の全域を覆い、第2領域内の所定領域を覆う窒化膜を形成する 工程と、

この窒化膜の全表面に酸化皮膜を形成する酸化皮膜形成工程と、

この酸化皮膜形成工程の後に、前記第1領域上を被覆し、前記第2領域上の所定の酸化 膜形成対象領域を被覆しないバターンのレジスト膜を前記窒化膜上に形成する工程と、

前記レジスト膜をマスクとしたふっ酸液によるウエットエッチングによって、前記酸化膜形成対象領域の窒化膜の表面に形成された前記酸化皮膜を選択的に除去して、その下地の前記窒化膜を露出させるふっ酸エッチング工程と、

前記レジスト膜を剥離する工程と、

室温よりも高い所定温度に加熱したリン酸液によって、前記露出した窒化膜を除去する 工程と、

前記窒化膜が除去された酸化膜形成対象領域の基板表面に熱酸化による酸化膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

### 【請求項2】

前記第1領域に第1素子を形成する工程と、

前記第2領域に前記第1素子よりも高耐圧の第2素子を形成する工程とをさらに含むことを特徴とする請求項1記載の半導体装置の製造方法。

# 【請求項3】

前記第2領域内の前記酸化膜形成対象領域がトランジスタのチャネル領域を含むことを 特徴とする請求項1または2記載の半導体装置の製造方法。 【書類名】明細書

【発明の名称】半導体装置の製造方法

【技術分野】

[0001]

この発明は、半導体基板上に第1領域および第2領域(たとえば、低耐圧領域および高耐圧領域)を有する半導体装置の製造方法に関する。

# 【背景技術】

[0002]

たとえば、液晶表示パネルの駆動回路を構成する集積回路(ドライバIC)やディジタルスチルカメラ等のオートフォーカス制御のための集積回路(オートフォーカスIC)のような半導体装置は、半導体基板上に耐圧の異なる複数種類のトランジスタ素子(典型的にはMOS型電界効果トランジスタ)を搭載して構成される場合がある。このような半導体装置は、たとえば、半導体基板上に、低耐圧トランジスタが形成された低耐圧領域と、高耐圧トランジスタが形成された高耐圧領域とを備えている。

[0003]

個々のトランジスタ素子を形成するための素子形成領域の分離は、たとえば、LOCOS法で行われる。LOCOS法は、シリコン基板の表面に選択的に熱酸化膜を成長させることによって素子形成領域を分離する方法である。より具体的には、シリコン基板の表面にバッド酸化膜を介して窒化膜が形成され、この窒化膜上にレジスト膜のパターンが形成される。このレジスト膜をマスクとして反応性イオンエッチングによって窒化膜がエッチングされ、LOCOS酸化膜を形成すべき領域に開口が形成される。レジスト膜を除去した後、窒化膜を耐酸化性マスクとして熱酸化処理を行うと、窒化膜の開口部において厚いLOCOS酸化膜が成長する。その後、窒化膜を熱リン酸液によってウェットエッチングし、さらにバッド酸化膜を除去した後、LOCOS酸化膜によって分離された領域に薄いゲート酸化膜が形成される。

【特許文献1】特開平10-284615

【特許文献2】特開2002-76288

【発明の開示】

【発明が解決しようとする課題】

[0004]

ところが、低耐圧領域に形成されるトランジスタと高耐圧領域に形成されるトランジスタとでは、ゲート酸化膜の膜厚が全く異なる。したがって、高耐圧トランジスタのゲート酸化膜と低耐圧トランジスタのゲート酸化膜とは、別の工程でそれぞれ形成する必要がある。

つまり、高耐圧トランジスタのゲート酸化膜を形成するときには、低耐圧領域は耐酸化性マスクで被覆しておき、高耐圧領域に対して選択的に熱酸化処理を行う必要がある。

[0005]

ところが、LOCOS法において耐酸化性マスクとしての窒化膜を除去するために使用される熱リン酸液は、レジスト膜をも溶かしてしまう。そのため、熱リン酸液によるウェットエッチング工程を行うと、半導体基板上の窒化膜がことごとく除去されてしまい、低耐圧領域の耐酸化性マスクも失われる。

そこで、窒化膜をエッチングするための他の方法である反応性イオンエッチングを用いることが考えられる。すなわち、低耐圧領域をレジスト膜で覆い、チャネル領域上の窒化膜を選択的にドライエッチングする手法である。

[0006]

しかし、反応性イオンエッチングによってチャネル領域上の窒化膜を除去すれば、プラズマによるチャネル領域の損傷が避けられない。したがって、このような損傷を受けたチャネル領域上にゲート酸化膜を形成しても、信頼性の高いゲート酸化膜を得ることはできず、所望の特性のトランジスタを形成することができない。

素子領域の分離には、LOCOS法以外にも、シリコン基板に形成した浅いトレンチ(

深さ4000Å程度)内に絶縁体(たとえば酸化シリコン)を埋め込むことによって素子領域を分離するSTI(シャロウ・トレンチ・アイソレーション)法があるが、ゲート酸化膜の形成は熱酸化法によるので、上述の場合と同様の問題に直面する。

# [0007]

そこで、この発明の目的は、半導体基板上の所定の領域内の窒化膜を、当該領域へのダメージを抑制しつつ選択的に除去することにより、信頼性の高い半導体装置を製造することができる方法を提供することである。

# 【課題を解決するための手段】

# [0008]

上記の目的を達成するための請求項1記載の発明は、半導体基板(40)上の第1領域(50)の全域を覆い、第2領域(70)内の所定領域を覆う窒化膜(43)を形成する酸工程と、この窒化膜(43)の全表面に酸化皮膜(45)を形成する酸化皮膜形成工程の後に、前記第1領域上を被覆し、前記第2領域上の所定の酸化膜形成対象領域(77)を被覆しないバターンのレジスト膜(46)を前記窒化膜上に形成する工程と、前記レジスト膜をマスクとしたふっ酸液によるウエットエッチングによって、前記酸化膜形成対象領域の窒化膜の表面に形成された前記酸化皮膜を選択的に除去して、その下地の前記窒化膜を露出させるふっ酸エッチング工程と、前記レジスト膜を剥離する工程と、室温よりも高い所定温度に加熱したリン酸液によって、前記露出した窒化度を除去する工程と、前記窒化膜が除去された酸化膜形成対象領域の基板表面に熱酸化による酸化膜(80)を形成する工程とを含むことを特徴とする半導体装置の製造方法である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。

# [0009]

この方法は、ふっ酸液によるエッチングレートは、酸化膜の方が窒化膜よりも高く、熱リン酸液によるエッチングレートは、窒化膜の方が酸化膜よりも高いことを利用している。すなわち、半導体基板上の第1および第2領域に窒化膜を形成した後、この窒化膜の全表面に酸化皮膜を形成し、第2領域の窒化膜のうち除去したい領域(酸化膜形成対象領域)の窒化膜の表面の酸化皮膜がふっ酸液によって選択的に除去される。したがって、次に、熱リン酸液によるエッチングを行えば、酸化皮膜が除去された領域(酸化膜形成対象領域)の窒化膜のみが選択的に除去されることになる。こうして、ドライエッチングによることなく窒化膜の選択除去を行えるので、ウェットエッチングによって窒化膜が除去された後のダメージのない半導体基板の表面に酸化膜を成長させることができる。

# [0010]

請求項2記載の発明は、前記第1領域に第1素子(51)を形成する工程と、前記第2領域に前記第1素子よりも高耐圧の第2素子(71)を形成する工程とをさらに含むことを特徴とする請求項1記載の半導体装置の製造方法である。

この方法によれば、比較的低耐圧の第1素子が形成される第1領域を窒化膜によって保護した状態で、比較的高耐圧の第2素子の形成のために、第2領域内のダメージのない酸化膜形成対象領域に酸化膜を成長させることができる。

### $[0\ 0\ 1\ 1\ ]$

たとえば、第1素子および第2素子がいずれもゲート酸化膜を有し、第1素子のゲート酸化膜が第2素子のゲート酸化膜よりも膜厚が薄い場合に、第1領域を窒化膜で保護した状態で第2素子のためのゲート酸化膜を形成した後に、第1素子のための薄いゲート酸化膜を高精度に膜厚を制御しつつ形成することができる。これにより、第1素子を微細構造に形成しつつ、第2素子に十分な耐圧を持たせることが可能になる。

### [0012]

請求項3記載の発明は、前記第2領域内の酸化膜形成対象領域がトランジスタのチャネル領域(77)を含むことを特徴とする請求項1または2記載の半導体装置の製造方法である。

この方法によれば、トランジスタのチャネル領域上の窒化膜を、チャネル領域にダメー

ジを与えるドライエッチングによることなく除去し、このチャネル領域に酸化膜(たとえはゲート酸化膜)を形成することができる。これにより、良好な特性の第2素子を形成できる。

# 【発明を実施するための最良の形態】

# [0013]

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。

図1は、この発明の一実施形態に係る半導体装置の構成を説明するための図解的な断面図である。この半導体装置は、複数の低耐圧トランジスタ51が形成される第1領域50と、複数の高耐圧トランジスタ71が形成される第2領域70とを有するシリコン基板(半導体基板の一例)40を備えている。

# [0014]

第1領域50内に形成された複数の低耐圧トランジスタ51は、シリコン基板40の表層部に形成されたシャロウ・トレンチ分離(STI:Shallow Trench Isolation)部52によって分離された素子形成領域53内に形成されている。STI部52は、シリコン基板40の表面に形成された浅い(たとえば、深さ4000A程度)トレンチ54内に酸化シリコン55を埋め込んで形成されている。

### [0015]

素子形成領域53を含む領域には、シリコン基板40の表層部に、ウェル(P型ウェルまたはN型ウェル)56が形成されている。このウェル56内には、チャネル領域57を挟んでソース拡散層58およびドレイン拡散層59(P型ウェル内ではN型拡散層、N型ウェル内ではP型拡散層)が形成されている。そして、チャネル領域57の表面に、たとえば膜厚32Aのゲート酸化膜60が形成され、このゲート酸化膜60上にゲート電極61が積層されている。

### [0016]

図示は省略するが、さらに、ゲート電極61上およびソース/ドレイン拡散層58,59を覆うように層間絶縁膜が形成されている。この層間絶縁膜に形成されたコンタクト孔を介してソース拡散層58およびドレイン拡散層59にそれぞれ接合するようにソース電極およびドレイン電極が形成されている。

第1領域50内に形成されている複数の低耐圧トランジスタ51は、いずれもNチャンネル型トランジスタ(P型ウェル内にN型ソース・ドレイン拡散層を形成したもの)であってもよいし、いずれもPチャンネル型トランジスタ(N型ウェル内にP型ソース・ドレイン拡散層を形成したもの)であってもよく、Nチャンネル型トランジスタおよびPチャンネル型トランジスタの両方を含んでいてもよい。

### [0017]

第2領域70に形成された高耐圧トランジスタ71は、シリコン基板40の表層部に形成されたSTI部72によって分離された素子形成領域73に形成されている。STI部72は、シリコン基板40の表面に形成された浅い(たとえば、深さ4000A程度)トレンチ74内に酸化シリコン75を埋め込んで形成されている。

素子形成領域73を含む領域には、シリコン基板40の表層部に、ウェル(P型ウェルまたはN型ウェル)76が形成されている。このウェル76内には、チャネル領域77(アクティブ領域)を挟んでソース側ドリフト層78およびドレイン側ドリフト層79(P型ウェル内ではN型ドリフト層、N型ウェル内ではP型ドリフト層)が形成されている。そして、チャネル領域77の表面に、たと之は膜厚1000Aのゲート酸化膜80が形成され、このゲート酸化膜80上にゲート電極81が積層されている。

### [0018]

ドリフト層78,79の表面には、厚いLOCOS酸化膜84,85(たとえば、膜厚2800A程度)がそれぞれ形成されている。ゲート電極81は、チャネル領域77上からLOCOS酸化膜84,85のチャネル領域77側縁部に至る領域に形成されている。これにより、ゲート電極81の端部81aは、ゲート酸化膜80よりも厚いLOCOS酸化膜84,85上に位置しており、電界の集中を防いで高耐圧を実現するドリフト・ドレ

イン構造が形成されている。

# [0019]

LOCOS酸化膜84,85には、ドリフト層78,79にソース電極およびドレイン電極をそれぞれ接合するためのコンタクト孔86,87が形成されている。これらのコンタクト孔86,87の直下の領域には、ドリフト層78,79と同じ導電型でそれらよりも高濃度に不純物を含むソースコンタクト層78aおよびドレインコンタクト層79aがそれぞれ形成されている。図示は省略するが、さらに、上述の層間絶縁膜が、ゲート電極81上およびLOCOS酸化膜84,85を覆うように形成されている。この層間絶縁膜には、ソース電極およびドレイン電極のためのコンタクト孔がそれぞれ形成されており、これらはLOCOS酸化膜84,85に形成されたコンタクト孔86,87に連通している。

# [0020]

ドリフト層78,79は、LOCOS酸化膜84,85の下方を回り込んでチャネル領域77へと進入している。LOCOS酸化膜84,85のチャネル領域77側の縁部からチャネル領域77の内方へのドリフト層78,79の進入距離X1,X2は、後述の製造方法の適用によって、ばらつきを抑制して、精度よく制御される。

第2領域70内に形成されている複数の高耐圧トランジスタ71は、いずれもNチャンネル型トランジスタ(P型ウェル内にN型ドリフト層を形成したもの)であってもよいし、いずれもPチャンネル型トランジスタ(N型ウェル内にP型ドリフト層を形成したもの)であってもよく、Nチャンネル型トランジスタおよびPチャンネル型トランジスタの両方を含んでいてもよい。

# [0021]

高耐圧トランジスタ71は、低耐圧トランジスタ51よりも耐圧の高いトランジスタである。たとえば、高耐圧トランジスタ71の耐圧は、40 V 程度であるのに対して、低耐圧トランジスタ51の耐圧は、1.8 V 程度である。また、低耐圧トランジスタ51は、高耐圧トランジスタ71よりも微細な構造であり、高耐圧トランジスタ71の素子サイズ(素子形成領域73の大きさ)は20μ mのオーダであるのに対して、低耐圧トランジスタ51の素子サイズ(素子形成領域53の大きさ)は1μ mのオーダーとなっている。

### [0022]

この実施形態の半導体装置では、素子形成領域 53, 73 の分離をSTI 部 52, 72 によって行っているので、LOCOS 法による素子分離の場合に比較して、素子分離のために占有される領域(素子分離領域)を小さくすることができる。これにより、とくに、低耐圧領域である第 1 領域 50 において 微細構造の低耐圧トランジスタ 51 を高密度に形成することができる。その一方で、高耐圧領域である第 2 領域 70 においては、ドリフト・ドレイン構造のための厚い酸化膜は、LOCOS 酸化膜 84, 85 で形成されている。これにより、この厚い酸化膜をSTI 構造で形成する場合における電界集中の問題を克服することができ、高耐圧トランジスタ 71 の耐圧を向上することができる。

# [0023]

図  $2A \sim 2$  L は、前記の半導体装置の製造方法を工程順に示す断面図である。まず、図 2Aに示すように、STI部52,72を形成したシリコン基板40が作製される。具体的には、シリコン基板40の表面の第1および第2領域50,70に、たとえば反応性イオンエッチングによってトレンチ54,74(深さ4000A程度)を形成し、さらに、全面に酸化シリコン膜(HDP:高密度プラズマ酸化膜)が形成される。その後、CMP(化学的機械的研磨)法によって表面を平坦化し、トレンチ54,74外の酸化シリコン膜を除去することにより、トレンチ54,74内に酸化シリコン55,75が埋め込まれた構造のSTI部52,72が得られる。

### [0024]

この状態から、第2領域70のウェル76を形成すべき領域に開口を有するレジスト膜41でシリコン基板40の表面を覆い、このレジスト膜41をマスクとしてウェル76の形成のための不純物イオンが注入される。この不純物イオンは、ウェル76をP型とする

場合であれば、たとえばホウ素イオンであり、ウェル76をN型とする場合であれば、たとえばリンイオンである。このイオン注入の際、第1領域50はレジスト膜41で覆われているので、この第1領域50には不純物イオンは導入されない。

# [0025]

次に、図2Bに示すように、レジスト膜41を剥離し、熱酸化法によって、シリコン基板40の表面全面にパッド酸化膜42が形成される。この際にシリコン基板40に与えられる熱を利用して、シリコン基板40に注入された不純物イオンの熱拡散(ドライブ)が行われ、シリコン基板40内にウェル76が形成される。

続いて、図2Cに示すように、CVD(化学的気相成長)法によって、バッド酸化膜42の全面を被覆する窒化シリコン膜43(たとえば、膜厚300A程度)が形成される。次いで、図2Dに示すように、窒化シリコン膜43の表面にレジスト膜44のバターンが形成される。このレジスト膜44は、図1の構造におけるLOCOS酸化膜84,85に対応するレジスト開口44a(チャネル領域77を挟んで対向する一対の領域に形成されるレジスト開口)を有し、残余の部分を被覆するものである。すなわち、レジスト膜44な、第1領域50全体を被覆し、第2領域70のチャネル領域77に対応する領域を被でしている。このレジスト膜44をマスクとして、ドリフト層78,79を形成するための不純物イオンが注入される。この不知とする場合であれば、たとえばホウ素イオンである。不純物イオンの注入エネルギーは、イオン投影飛程がST1部72の厚さよりも小さくなるように設定される。

# [0026]

この後、図2Eに示すように、レジスト膜44をマスクとして、ドライエッチングである反応性イオンエッチング(RIE:Reactive lon Etching)が行われ、後に耐酸化性マスク膜として用いられる窒化シリコン膜43がパターニングされる。すなわち、この窒化シリコン膜43は、レジスト膜44と同様、第1領域50全体を被覆し、第2領域70のチャネル領域77に対応する領域を被覆し、コンタクト孔86,87に対応する領域を被覆している。この窒化シリコン膜43は、レジスト膜44によってパターニングされるので、このレジスト膜44のレジスト開口44aと整合するマスク開口43aを有することになり、このマスク開口43aは、チャネル領域77を挟んで対向する一対の領域に形成される。

### [0027]

次に、図2Fに示すように、窒化シリコン膜43を耐酸化性マスクとした熱酸化(LOCOS法)が行われる。これにより、第2領域70内において、チャネル領域77を挟んで対向する領域(ドリフト層78,79の領域)にLOCOS酸化膜84,85が形成されるとともに、注入されたイオンの熱拡散(ドライブ)が生じることにより、チャネル領域77を挟んで対向するドリフト層78,79が形成されることになる。

### [0028]

LOCOS酸化膜84,85は、2800A程度の膜厚を有している。また、ドリフト層78,79は、LOCOS酸化膜84,85のチャネル領域77側エッジ部よりも、チャネル領域77の内方に進入距離X1,X2だけ入り込んだ状態となる。図2Dおよび図2Eを参照して説明したとおり、ドリフト層78,79の形成のためのイオン注入時に使用されるマスクとしてのレジスト膜44は、LOCOS酸化膜84,85の形成時の耐酸化性マスクとしての窒化シリコン膜43のパターニングのためにも利用されている。したがって、ドリフト層78,79およびLOCOS酸化膜84,85は、自己整合的に形成されることになる。その結果、上記の進入距離X1,X2は、熱による拡散距離で決定されることになり、高精度に制御されるから、複数の高耐圧トランジスタ71間でのはらつきなもちろんのこと、複数の半導体装置間でのはらつきを抑制できる。これにより、耐圧のばらつきを大幅に低減することができる。

### [0029]

図2Fに示すように、LOCOS酸化膜84,85を形成するための熱酸化処理によって、窒化シリコン膜43の表面には、酸化皮膜(薄い酸化膜)45(たとえば膜厚150 A程度)が形成され、この酸化皮膜45の分だけ窒化シリコン膜43の膜厚が減少する(たとえば150A程度となる)。LOCOS酸化膜84,85の形成時に十分な膜厚の酸化皮膜45が窒化シリコン膜43上に成長しない場合には、たとえば、CVD法によって、窒化シリコン膜43を被覆する酸化皮膜45を成長させる工程を行ってもよい。

# [0030]

次に、図2Gに示すように、チャネル領域77(LOCOS酸化膜84,85の間の領域)を露出させるとともに、シリコン基板40上の残余の部分を被覆するパターンのレジスト膜46が形成される。そして、このレジスト膜46をマスクとして、ふっ酸液によるウェットエッチングが行われる。これにより、レジスト膜46から露出している領域において、窒化シリコン膜43の表面の酸化皮膜45がエッチング除去される。窒化シリコン膜43は、ふっ酸液によるエッチングレートが酸化シリコンに比較して十分に低いので、シリコン基板40上に残留する。

# [0031]

次いで、図2Hに示すように、レジスト膜46を剥離した後、熱リン酸液(室温よりも高温のリン酸液)によるエッチングを行う。具体的には、たとえば、150  $\mathbb C$  のリン酸液中に約60分間シリコン基板40を浸漬する。これにより、表面に酸化皮膜45  $^{th}$   $^{th}$ 

# [0032]

この後、ふっ酸液によっエッチングを行うことにより、チャネル領域77の表面のバッド酸化膜42を除去して、シリコン基板40の表面を露出させることができる。

この状態から、熱酸化処理が行われ、図2Iに示すように、チャネル領域77にゲート酸化膜80(たとえば、膜厚1000Å)が成長させられる。このとき、チャネル領域77以外の領域では、窒化シリコン膜43で覆われているので、この窒化シリコン膜43上に若干の酸化膜が成長するものの、シリコン基板40の表面における酸化膜の成長は生じない。

# [0033]

このように、第2領域70のチャネル領域77上の窒化シリコン膜43の選択除去は、ふっ酸液とリン酸液とを用いたウェットエッチング工程によって行われ、反応性イオンエッチングのようなドライエッチング工程を必要としない。そのため、チャネル領域77のシリコン基板40の表面にプラズマによるダメージが与えられることがないので、良好な膜質のゲート酸化膜80を形成することができるとともに、キャリヤが移動するチャネル領域77の表層部におけるシリコン基板40の結晶状態を良好な状態に保持できる。反性イオンエッチング工程によって窒化シリコン膜43にマスク開口43aを開口する図2Eの工程では、LOCOS酸化膜84,85が形成される領域が開口されるので、このときにシリコン基板40の表面に与えられるダメージが素子特性に影響することはない。

### [0034]

さらに、第1および第2領域50,70の両方に、第2領域70に対応した厚いゲート酸化膜を形成し、第1領域50側の当該厚いゲート酸化膜を選択的に除去した後に、この第1領域50側に選択的に薄いゲート酸化膜を形成するような工程をとる場合と比較すると、第1および第2領域50,70の間に顕著な段差が生じることを防止できるという利点がある。すなわち、第1領域50に対応したゲート酸化膜60、第2領域70に対応し

たゲート酸化膜80、およびLOCOS酸化膜84,85の3種類の膜厚の酸化シリコン膜を、顕著な段差を生じさせることなく形成することができる。これにより、その後のリソグラフィ工程におけるフォーカスマージンの低下を抑制できる。

# [0035]

次に、図2Iの工程に続いて、図2Jに示すように、シリコン基板40上の全部の窒化シリコン膜43が剥離される。具体的には、よっ酸液によって窒化シリコン膜43の表面の酸化皮膜45をエッチングした後、熱リン酸液によって、窒化シリコン膜43が除去される。窒化シリコン膜43の表面の薄い酸化膜のエッチングによって、ゲート酸化膜80 の若干の膜減りが生じるが、このときのエッチングはシリコン窒化膜43の表面の薄い酸化膜を除去するだけであるので、ゲート酸化膜80は、単に表層部分がエッチングされるだけであり、問題とはならない。

# [0036]

次に、図2Kに示すように、第2領域70の全体を被覆するとともに、第1領域50においてウェル56に対応する領域においてシリコン基板40の表面を露出させるレジスト膜47が形成される。このレジスト膜47をマスクとしてウェル56の形成のための不純物イオンが注入される。この不純物イオンは、ウェル56をP型とする場合であれば、たとえばホウ素イオンであり、ウェル56をN型とする場合であれば、たとえばリンイオンである。このイオン注入の際、第2領域70はレジスト膜47で覆われているので、この第2領域70には不純物イオンは導入されない。

# [0037]

続いて、図2Lに示すように、レジスト膜47をマスクとして、ふっ酸液によるウェットエッチングを行い、第1領域50(とくにウェル56の領域)におけるシリコン基板40の表面のパッド酸化膜42が除去される。

そして、図2Mに示すように、熱酸化法によって、ウェル56の領域にゲート酸化膜60が形成される。このゲート酸化膜60の膜厚は、たとえば32Aである。このゲート酸化膜60を形成すべき領域におけるシリコン基板40の表面は、第2領域70にLOCOS酸化膜84を形成する工程においても、また、第2領域70においてゲート酸化膜80を形成する工程においても、終始、窒化シリコン膜43によって保護されている。そのため、第1領域50に形成されるゲート酸化膜60は、LOCOS酸化膜84,85や第2領域70におけるゲート酸化膜80の形成工程の影響を受けることなく、それらの厚い酸化膜を第1領域50のような微細バターン上に形成したときに生じる応力によってシリコン基板40に結晶欠陥が導入されることと、それによってリーク電流が増大することを回避できる。

### [0038]

次いで、図2Nに示すように、低耐圧トランジスタ51のゲート電極61および高耐圧トランジスタ71のゲート電極81が形成される。これらは、たとえばポリシリコン膜からなっていてもよい。具体的には、ポリシリコン膜をシリコン基板40の全面に被着形成した後、これをエッチングしてゲート電極61,81を形成すればよい。ゲート電極81は、そのエッジ部がLOCOS酸化膜84,85上に位置するバターンに形成される。

# [0039]

その後、ソースおよびドレインの形成のためのイオン注入が行われることにより、低耐圧トランジスタ51のソース拡散層58およびドレイン拡散層59がゲート電極61を挟んで対向する領域に形成され、さらに、ドリフト層78,79のLOCOS酸化膜84,85のほぼ中央の開口部の直下にソースコンタクト層78aおよひドレインコンタクト層79aがそれぞれ形成される。こうして、図1に示す構造の半導体装置が得られる。

### [0040]

図3は、高耐圧トランジスタ71の近傍の平面図であり、図2Eの工程における構成が示されている。図2Eには、図3の切断面線II-IIに相当する断面構造が示されている。また、図4Aは、図3の切断面線IV-IVにおける断面図であり、図4Bは図2Fの工程に対応する同様の切断面を示し、図4Cは図2Iに対応する同様の切断面を示す。

反応性イオンエッチングによってパターニングされた状態の窒化シリコン膜43(図3において斜線を付して示す。)は、STI部72によって区画されるチャネル領域77の幅方向Wに関して、チャネル領域77からSTI部72側に微小距離 $\Delta$ (たとえば、0.1~0.2 $\mu$ m)だけはみ出したパターンに形成される。チャネル領域77の長さ方向(一対のドリフト層78,79の対向方向)に関しては、チャネル領域77上の窒化シリコン膜43は、所望のチャネル長に対応した長さとされる。このチャネル領域77の両側では、STI部72および窒化シリコン膜43によって取り囲まれた一対の矩形領域91,92において、シリコン基板40の表面が露出することになる。この一対の矩形領域91,92のほぼ中央には、コンタクト孔86,87に対応した領域に窒化シリコン膜43が形成されている。

# [0041]

ST1部72の上側縁部72a(チャネル領域77の縁部)には、不純物拡散工程(図2Bの工程など)前にその都度行われる洗浄処理(ふっ酸液によるライトエッチングなど)などに起因して、図4Aに示すような窪み(ディボット)93が生じている。この窪み93を残したままでゲート酸化膜80を形成すると、この窪み93の部分において、ゲート酸化膜80には顕著な薄膜部が生じる。この薄膜部は、リークの原因となり、ゲート酸化膜耐圧の低下を招く。また、この薄膜部は、部分的に低しきい値の領域を形成することになるから、高耐圧トランジスタ71の静特性の悪化(しきい値が不安定になるなど)を招く。

# [0042]

この実施形態では、図4Bに示すように、ゲート酸化膜80を形成する工程より前に窪み93を取り除くために、LOCOS酸化膜84,85を形成する熱酸化工程(ドリフト層78,79を形成する熱拡散工程)において、STI部72からチャネル領域77へと延びるバーズビーク94が成長させられる。すなわち、前述のとおり、窒化シリコン膜43は、チャネル領域77の幅方向に関して微小距離 $\Delta$ だけSTI部72側にはみ出しているとともに、STI部72とチャネル領域77との近傍の領域を露出させるバターンに形成されているので、酸素雰囲気中での加熱により、STI部72の露出部において酸化膜が成長し、バーズビーク94が窒化シリコン膜43の下方へと潜り込んでチャネル領域77へと進入する。これにより、窪み93が取り除かれる。

### [0043]

微小距離 △ は、前記熱酸化工程によって成長するパーズビーク94の根元部の膜厚 t が、ゲート酸化膜80の所望の膜厚(たとえば1000Å)とほぼ等しくなるように定められる。より好ましくは、膜厚 t は、ゲート酸化膜80の所望の膜厚とパッド酸化膜42(後にふっ酸液によりエッチングされる。)の膜厚との和にほぼ等しく定められるとよい。

ゲート酸化膜80を形成するための熱酸化工程では、図4Cに示すように、チャネル領域77のシリコン基板40の表面に成長するゲート酸化膜80とバーズピーク94とが接続し、チャネル領域77には、その中央領域からエッジ部に至る各部で均一な膜厚のゲート酸化膜80が形成されることになる。

# [0044]

図5は、この発明の他の実施形態に係る半導体装置の構成を説明するための図解的な断面図である。この図5において、前述の図1に示された各部に対応する部分には、図1の場合と同一の参照符号を付して示す。

この実施形態では、第2領域70における素子形成領域は、STI部72ではなく、LOCOS酸化膜98によって分離されている。高耐圧領域としての第2領域70に関しては、高耐圧トランジスタ71のサイズが大きいので、必ずしもSTI法による分離を適用する必要はない。したがって、この実施形態のように、第2領域70における素子形成領域73の分離を、LOCOS法によって行っても差し支えない。しかも、LOCOS法による素子分離を行うことによって、第2領域70内における電界集中をより一層緩和することができるから、第2領域70の耐圧を一層高めることができる。また、第1および第2領域50,70の境界部に位置するLOCOS酸化膜98に顕著な段差が生じることも

ない。

[0045]

以上、この発明の2つの実施形態について説明したが、この発明は、他の形態で実施することもできる。たとえば、第1および第2領域50,70の両方に関してLOCOS法による素子分離が行われてもよい。この場合でも、第1および第2領域50,70の境界部におけるLOCOS酸化膜98に顕著な段差が生じることがないのは、前述の場合と同様である。

[0046]

また上記の実施形態では、ドリフト・ドレイン構造のためにゲート電極81のエッジ部に配置される厚い酸化膜がLOCOS酸化膜84,85で形成される例について説明したが、この厚い酸化膜をSTI部によって形成する場合にも、この発明を適用することができる。すなわち、LOCOS酸化膜84,85の形成位置にSTI部を配置し、このSTI部上にゲート電極81のエッジ部が位置すればよい。このとき、窒化シリコン膜43を当該STI部側に微小距離だけはみ出したパターンに形成した状態で、ゲート酸化膜80の形成よりも前に、熱酸化処理を行うことによって、STI部からチャネル領域77側へと延びるバーズビークを形成することができる。これにより、STI部の上側縁部における窪みを解消しておくことができる。

[0047]

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

【図面の簡単な説明】

[0048]

【図1】この発明の一実施形態に係る半導体装置の構成を説明するための図解的な断面図である。

【図2A】前記の半導体装置の製造工程を示す断面図である。

【図2B】図2Aの次の工程を示す断面図である。

【図2C】図2Bの次の工程を示す断面図である。

【図2D】図2Cの次の工程を示す断面図である。

【図2E】図2Dの次の工程を示す断面図である。

【図2F】図2Eの次の工程を示す断面図である。

【図2G】図2Fの次の工程を示す断面図である。

【図2H】図2Gの次の工程を示す断面図である。

【図2Ⅰ】図2Hの次の工程を示す断面図である。

【図2J】図2Iの次の工程を示す断面図である。

【図2K】図2Jの次の工程を示す断面図である。

【図2L】図2Kの次の工程を示す断面図である。 【図2M】図2Lの次の工程を示す断面図である。

【図2N】図2Mの次の工程を示す断面図である。

【図3】高耐圧トランジスタの近傍の平面図であり、図2Eの工程における構成を示す。

【図4】図4Aは図3の切断面線IV-IVにおける断面図であり、図4Bは図2Fの工程に対応する同様の切断面を示し、図4Cは図2Iに対応する同様の切断面を示す。

【図 5 】 この発明の他の実施形態に係る半導体装置の構成を説明するための図解的な 断面図である。


# 【符号の説明】


[0049]

- 40 シリコン基板
- 41 レジスト膜
- 42 バッド酸化膜
- 43 窒化シリコン膜


```
43a マスク開口
```

- 44 レジスト膜
- 44a レジスト開口
- 45 酸化皮膜
- 46 レジスト膜
- 47 レジスト膜
- 50 第1領域
- 51 低耐圧トランジスタ
- 5 2 STI部
- 53 素子形成領域
- 54 トレンチ
- 55 酸化シリコン
- 56 ウェル
- 57 チャネル領域
- 58 ソース拡散層
- 59 ドレイン拡散層
- 60 ゲート酸化膜
- 6 1 ゲート電極
- 70 第2領域
- 71 高耐圧トランジスタ
- 72 STI部
- 72a STI部の上側縁部
- 73 素子形成領域
- 74 トレンチ
- 75 酸化シリコン
- 76 ウェル
- 77 チャネル領域
- 78 ソース側ドリフト層
- 78a ソースコンタクト層
- 79 ドレイン側ドリフト層
- 79a ドレインコンタクト層
- 80 ゲート酸化膜
- 81 ゲート電極
- 81a ゲート電極の端部
- 84,85 LOCOS酸化膜
- 86,87 コンタクト孔
- 93 窪み
- 94 バーズピーク
- 98 LOCOS酸化膜







[図2B]




[図2C]







[図2H]




[図2I]







[2 2 K]




[図2L]








[図2N]




【図3】









【書類名】要約書

【要約】

【課題】半導体基板上の所定の領域内の窒化膜を、当該領域へのダメージを抑制しつつ 選択的に除去することにより、信頼性の高い半導体装置を製造する。

【解決手段】シリコン基板40上の第1領域50の全域を覆い、第2領域70内の所定領域を覆う窒化シリコン膜43を形成する。この窒化膜43の全表面に酸化皮膜45を形成する。この後、前記第1領域50上を被覆し、前記第2領域70内のチャネル領域77上を被覆しないパターンのレジスト膜46を形成し、このレジスト膜46をマスクとしたよっ酸液によるウエットエッチングによって、チャネル領域77上の窒化シリコン膜43表面の酸化皮膜45を除去する。次いで、レジスト膜46を剥離し、さらに、熱リン酸液により、チャネル領域77上の窒化シリコン膜43を除去する。チャネル領域77の表面を熱酸化してゲート酸化膜を形成する。

【選択図】 図26

00011602419900822

京都府京都市右京区西院溝崎町21番地 ローム株式会社